一年一度的CES无疑是芯片厂商的技巧大秀场，本年汽车芯片厂商的核心重要盘绕正在跨域调和SoC上，加倍是舱驾一体。

　　当下，主机厂确实正在踊跃寻求舱驾一体化的目标，比如小鹏已有车型将座舱和智驾芯片集成正在一个掌管器盒子内。只是，极少局部主机厂仿佛存正在顾虑，比如顾虑固然前期俭朴了硬件本钱，但后期维修时须要完全调换，导致维修本钱填补。只是，舱驾一体如故是较量光鲜的趋向之一。

　　那么，本年CES上厂商的哪些计划值得眷注？除了CES呈现的产物，哪些厂商的动态也值得眷注？舱驾一体隔断工业尚有众久？

　　瑞萨正在本年CES上核心呈现了其第五代R-Car产物的R-Car X5H，它是业内首款采用3nm制程的车规级众域调和片上体例（SoC），可同时运转进步辅助驾驶体例（ADAS）、车载新闻文娱体例（IVI）和网闭体例等众项成效。R-Car X5H将于2025年上半年向局部汽车客户试用，策划于2027年下半年分娩。

　　依照瑞萨的说法，R-Car X5H比拟5nm计划功耗消重了35%。从摆设上看也是堆料满满：搭载32个Arm Cortex-A720AE CPU内核及6个扶助ASIL D等第的Cortex-R52锁步内核，完全运算才力赶上1000KDMIPS；具备4TFLOPS等效的GPU本能，可扶助高端图形收拾；通过Chiplet灵动扩展了AI本能，其供应高达400TOPS的AI本能，若通过芯粒技巧拓展，本能更可提拔4倍以上。其余，该SoC扶助夹杂成效安然机制，或许正在众域实行高阶成效的同时，确保体例安然无虞。

　　值得一提的是，R-Car Gen 5 SoC采用基于芯片组的形式，将像NPU和GPU如许的单个组件模块化为独立且易于集成的芯片组，能够依照须要增加或升级，无需从头打算中枢 SoC。芯片组同意OEM依照特定操纵扩展SoC才力，从初学级车辆到具备庞大ADAS成效的高端型号。该技巧还扶助众芯片体例间的互作性，通过模范化的芯片间互连，如UCIe接口。这为OEM厂商供应了高度定制化的处理计划，消重了开荒时候和本钱。

　　TI正在CES时代推出了TDA5 SoC系列产物，该系列产物最高能够完成1200TOPS算力，最高扶助 L3级汽车主动驾驶。扶助芯粒的打算，采用模范UCIe接口。能效赶上24 TOPS/W。单芯片完成ADAS、IVI 及网闭操纵的跨域调和。TDA5 SoC同样实用于工业运输、人形/工业呆板人以及航空航天与邦防等范围的同类操纵场景。

　　从官网上，咱们能够看到TDA54x的极少新闻，席卷8个Arm Cortex-A720AE，6个Arm Cortex-R52+，搭载最新的C7™ NPU，集成Imagination的DXS系列GPU。其余，枢纽收拾与加快中枢席卷：专用深度进修加快器、通用筹算操纵途理器与图形收拾器、视觉成像子体例、视频编解码器、搜集数据包收拾加快器、以太网调换机以及专用安然子体例。这些中枢经由经心整合，修筑出从体例层面原生扶助成效安然的SoC架构，确保正在安然枢纽型操纵中完成最上等其它牢靠性与本能显露。

　　TDA5 SoC搭载众个专用子体例，每个子体例都针对高本能筹算与跨域操纵需求而万分打算。这些子体例蕴涵专用途理器内核及硬件加快模块，涵盖安然加密、视觉收拾、角落AI、显示衬着与搜集传输等成效。通过卸载这些义务，SoC的主收拾器与微掌管器内核得以一心于用户操纵软件开荒。其余，其对PCIe、以太网等汽车模范外设的扶助，可完成跨组件与跨体例间安然牢靠的高速数据传输。

　　值得一提的是，行动TDA4系列的演进版本，针对TDA4开荒的软件可轻松移植至TDA5系列，极大削减了反复开荒劳动。这不光完成了软件资产复用，更扶助开荒更庞大稹密的操纵体例。

　　本年CES，黑芝麻初度正在海外呈现了其武当C1296舱驾一体量产级计划。依照黑芝麻的说法，C1296是行业首颗扶助众域调和的芯片平台，采用7nm车规工艺。早正在昨年4月车展时代，就有讯息称春风众款车型将搭载C1296芯片，同时黑芝麻智能科技有限公司与春风汽车集团、均联智行联合布告，三方联手开荒的舱驾一体化计划正式进入量产阶段。

　　从摆设上来看，搭载了10个Cortex-A78AE车规CPU内核；GPU搭载Mali G78AE内核；搭载高本能、高能效的DynamAI NN引擎，内置高速数据调换加快模块，具备32KDMIPS及时收拾算力。

　　高通的智能座舱与ADAS筹算平台深度调和的“舱驾一体”的单芯片处理计划，是CES 2026的首要亮点。SA8775P是高通主推的一款舱驾一体芯片。昨年6月，博世布告与邦内头部车企实现了基于高通SA8775P座舱域掌管器项目定点。该项目将遮盖众款车型，量产车型于2025年下半年投产，成为环球首个具有舱驾调和才力的座舱域掌管器落地项目。2025年10月28日，由卓驭科技与北汽极狐连结打制的环球首款搭载高通SA8775P芯片的舱驾一体量产车型极狐全新阿尔法T5正式上市

　　SA8775P的CPU采用两簇八中枢打算（Kryo 680，基于ARM Cortex-X1架构），主频最高可达2.35GHz，筹算本能达230k DMIPS，并装备4MB三级缓存与512KB二级缓存。GPU搭载Adreno 663，图形算力为1.1~1.3 TFLOPS，扶助高质地图像衬着与视频收拾，可知足庞大3D图形、AR/VR及高分辩率车载显示的运转需求。AI加快方面集成高通V73中枢，蕴涵四个HVX矢量扩展单位与两个HMX矩阵扩展单位，专为神经搜集模子优化，并内置8MB VCTM缓存以提拔数据存取效能。DSP与安然模块装备双通用DSP（主频1.708GHz，1MB二级缓存），用于信号收拾与数据筹算，基于4个Cortex-R52打算，适宜ASIL‑D成效安然等第，扶助体例卓殊监测与神速反映。

　　正在CES前夜，联发科布告与电装DENSO配合，将联合开荒面向高级驾驶辅助体例和智能座舱的下一代汽车体例集成芯片。这意味着，联发科也进军了舱驾一体这一范围。

　　该定制车用 SoC 将集成联发科的 AI / NPU 加快器及进步 ISP 技巧，扶助摄像头、雷达、激光雷达众传感器调和，知足 ISO 26262、ASIL-B/D、AEC-Q100 等汽车安然标准恳求。

　　英伟达的的DriveAGX Thor DevKit平台，正在出生之初，就对准舱驾一体。2024年4月，德赛西威与昊铂、NVIDIA正在北京车展缔结三方配合公约。三方将基于NVIDIA 新一代芯片DRIVE Thor联合研发鞭策新一代舱驾一体甚至中心筹算平台的加快落地，适配L4高级别主动驾驶软硬件体例需求。

　　舱驾一体技巧通过高度集成的筹算单位，将守旧上独立的座舱掌管与智能驾驶成效举办整合。依照座舱域与智驾域的集成水准，目前重要有三种技巧计划：One-Box、One-Board 与 One-Chip：

　　One-Box计划：将座舱和智驾的中枢板集成于统一个域掌管器盒中，但两域正在硬件上仍坚持独立运作；

　　One-Board计划：将座舱与智驾的中枢板集成正在统一块主板上，全体域掌管器仅由一块大型掌管板组成；

　　One-Chip计划：通过简单SoC芯片同时承载座舱域与智驾域的数据收拾与筹算义务，完成一“芯”分身两域需求。

　　厉苛来说，One-Box与One-Board并非真正的舱驾一体化计划，而是过渡道途，其打算重要由整车厂告终。One-Chip被视为舱驾一体化的最终形状，主流见解以为，基于简单SoC（One Chip）的“舱驾一体”计划，是完成汽车电子电气架构（EEA）简化与硬件本钱消重的枢纽目标。

　　只是，One Chip的完成不光依赖芯片厂商具备调和座舱与智驾芯片的硬件才力，也恳求其对两域调和的软件适配具有深远的技巧积攒。

　　北京芯驰半导体科技股份有限公司CTO孙鸣乐此前曾向汽车开荒圈解析，从体例打算角度看，即使主机厂或许停当收拾集成题目，外面上舱驾一体能够简化体例。然而，执行中寻事依旧存正在：

　　研发集成庞大性：将正本相对独立的座舱和智驾体例（各自有独立的测试流程）归并后，体例集成、测试和验证的劳动量会呈指数级增加，工程研发的难度和本钱明显填补。比拟之下，分袂式计划的开荒和测试更为容易；

　　本钱考量：外面上，集成能够俭朴一套布局件、散热体例，乃至改日或许集成到单颗芯片，从而消重物料本钱。但目前阶段，慷慨的研发加入沙门未造成周围效应，使得分摊到每个零部件的研发用度很高。主机厂须要量度前期研发本钱与后期潜正在的物料俭朴。售后维修本钱也是考量之一，但目前更大的本钱压力来自研发阶段；

　　用户体验与成效分歧：目前尚未涌现昭彰的、因舱驾一体而带来的革命性用户体验提拔或成效分歧。即使集成能带来明显的成效革新，其价格会更大；

　　技巧迭代节拍不相似：智能驾驶技巧（算法、传感器、算力需求）的迭代速率和道途，与智能座舱（时时跟从芯片代际更新）并不统统同步。智驾算法、传感器摆设（如激光雷达）仍正在神速演进，各家计划分歧很大。将两者强行绑定，或许限定各自技巧神速更新迭代的灵动性。

　　当然，个中最大的寻事便是芯片。一方面，芯片刚需Chiplet异构集成，完全打算特殊庞大，对芯片的系统打算提出了极高恳求；另一方面，智驾闭乎安然，时时须要ASIL-D等第，座舱则相对恳求更低，两者集成后，必需正在硬件与软件层面完成厉苛的安然断绝机制，确保任一域的成效毛病不会影响另一域的中枢安然，技巧完成门槛高；其余，芯片自己的周围、功耗和热执掌难度呈指数级上升，大周围集成芯片对打算、创筑良率及后续验证测试都提出了更厉苛的模范，完全工程庞大度与本钱掌管面对强盛寻事。

　　是以，固然舱驾一体是趋向，但主机厂仍正在评估原来质效益和寻事。目前采用该计划的量还不大，并且不消弭极少厂商只会正在特定型号上采用舱驾一体的计划。从本年的CES来看，越来越众或许完成舱驾一体的芯片劈头问世，接下来跟着越来越众的One Chip计划获得验证，它的进展或许会进一步提速。

　　声明：本文由入驻搜狐公家平台的作家撰写，除搜狐官方账号外，见解仅代外作家自己，不代外搜狐态度。