Back End）工序，日常都是由OSAT封测厂（Outsourced Semiconductor Assembly and Test，外包半导体封装与测试）肩负。

　　封装这个词，原本咱们时常会听到。它紧要是指把晶圆上的裸芯片（晶粒）形成最终制品芯片的经过。

　　芯片有许众的使用场景。分别的场景，对芯片的外型有分别的央求。举办符合的封装，或许让芯片更好地办事。

　　），并渐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电道）等。

　　第一、第二阶段（1960-1990年）的封装，以通孔插装类封装（THP）以及外外贴装类封装（SMP）为主，

　　这些古代封装，直到现正在仍比拟常睹。特别是少许老的经样板号芯片，对功能和体积央求不高，仍会采用这种低本钱的封装形式。

　　第三阶段（1990-2000年），IT时间革命加快普及，芯片成效越来越庞杂，须要更众的针脚。电子产物小型化，又央求芯片的体积无间缩小。

　　BGA仍属于古代封装。它的接脚位于芯片下方，数目伟大，至极适合须要豪爽接点的芯片。况且，比拟DIP，BGA的体积更为紧凑，至极适合须要小型化兴办。

　　插针网格阵列封装）。大众应当谨慎到了，咱们最熟练的CPU，便是这三种封装。

　　古代封装，是先切割晶圆，再封装。而晶圆级封装，是先封装，再切割晶圆，流程不相同。

　　）的出现时刻很早。1960年代的时分，IBM就发清晰这个时间。可是直到1990年代，这个时间才入手下手普及。

　　采用倒装封装，便是不再用金属线举办联贯，而是把晶圆直接反过来，通过晶圆上的凸点（

　　和古代金属线形式比拟，倒装封装的I/O（输入/输出）通道数更众，互连长度缩短，电功能更好。其余，正在散热和封装尺寸方面，倒装封装也有上风。

　　它采用优秀的策画和工艺，对芯片举办封装级重构，带来了更众的引脚数目、更小的体积、更高的编制集成度，

　　进入21世纪后，跟着搬动通讯和互联网革命的进一步产生，鼓励芯片封装进一步朝着高功能、

　　小型化、低本钱、高牢靠性等偏向起色。优秀封装时间入手下手进入高速起色的阶段。

　　硅通孔（TSV）、重布线层（RDL）、扇入（Fan-In）/扇出（Fan-Out）型晶圆级封装、编制级封装（SiP）等优秀时间。

　　当芯片制程起色渐渐触及摩尔定律的底线时，这些优秀的封装时间，就成了延续摩尔定律的“救命稻草”。

　　Interposer）将内存和逻辑芯片（GPU或CPU等）放入单个封装。

　　2.5D封装，是正在Interposer前进行布线D封装，是直接正在芯片上打孔和布线，联贯上基层芯片堆迭。相对来说，3D封装的央求更高，难度更大。

　　）及SDRAM的需求。赫赫有名的HBM（High Bandwidth Memory，

　　2.5D和3D封装的样板使用。将HBM和GPU举办整合，或许进一步外现GPU的功能。

　　HBM通过硅通孔等优秀封装工艺，笔直堆迭众个DRAM，并正在Interposer上与GPU封装正在沿道。HBM内部的DRAM堆迭，属于3D封装。而HBM与GPU合封于Interposer上，属于2.5D封装。

　　CoWoS、HBM、Co-EMIB、HMC、Wide-IO、Foveros、SoIC、X-Cube等，都是由

　　SoC，纯粹来说，是将众个底本具有分别成效的芯片整合策画到一颗简单的芯片中。云云能够最大水平地缩小体积，完成高度集成。

　　同时还须要得回其他厂商的IP（intellectual property）授权，弥补了本钱。

　　SiP（System In Packet，编制级封装），和SoC就不相同。

　　即使SiP没有SoC那样高的集成度，但也够用，也能裁减尺寸，最紧要是更聪明、更低本钱（

　　因为笔直互连线的隔断最短、强度较高，是以，硅通孔能够更容易完成小型化、高密度、高功能等便宜，至极适合迭加封装（3D封装）。

　　RDL是正在芯片外外浸积金属层和相应的介电层，造成金属导线，并将IO端口从新策画到新的、更空旷的区域，造成外外阵列结构，完成芯片与基板之间的联贯。

　　说白了，便是正在硅介质层内里从新连线，确保上下两层的电气连通。正在3D封装中，若是上下堆迭的是分别类型的芯片（接口过错齐），则须要通过

　　若是说TSV完成了Z平面的延迟，那么，重布线层（RDL）时间则完成了X-Y平面举办延迟。业界的许众时间，比方WLCSP、FOWLP、INFO、FOPLP、EMIB等，都是基于RDL时间。

　　WLP（晶圆级封装）可分为扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）两大类。

　　扇入型直接正在晶圆前进行封装，封装结束后举办切割，布线均正在芯片尺寸内结束，封装巨细和芯片尺寸相像。

　　扇出型则基于晶圆重构时间，将切割后的各芯片从新计划到人工载板上。然后，举办晶圆级封装，终末再切割。布线可正在芯片内和芯片外，取得的封装面积日常大于芯单方积，但可供给的IO数目弥补。

　　一文相识硅通孔(TSV)及玻璃通孔(TGV)时间》，圆圆的圆，半导体全解；